3.2　输入电压范围

输入电压范围描述了“允许”的输入电压，它将产生一个线性不失真的输出信号。

3.2.1　原理

如图3.2所示，最大输入电压一定不能使输入晶体管进入线性工作区。

VDS>VGS-VT

（3.1）

VG是输入电压，VD等于VDD-VDSAT（PMOS）。

从给定的拓扑结构来看，输入电压能够略高于VDD。M15和M16的电流与从M14流出的电流相反（即M16电流将镜像复制M15的电流）。但是，VDM12不等于VDM14。

3.2.2　示例

对于图3.3所示的电路，如果VI1从0 V变为1.8 V（VI2固定为0.9 V），则两个晶体管的漏极电流如图3.4所示。漏极电流的特性表明，差分放大器存在一个差分电压工作范围。理想情况下，两个晶体管在用作差分放大器时都应导通。因此，差分放大器限制范围是施加的输入电压，这将使其中一个晶体管差分对截止。

如果是这种情况，那么当其中一个晶体管截止时，施加的VGS有非常高的IDS=，所以，，如果输入差分电压Vid=VGS1-VGS2，那么我们能得到。

通过设置IDS1=ISS和IDS2=0，可以找到最大输入差分电压，因此：

练习　给定KPn为120μA/V2。根据图3.3，计算输入的VI1min和VI1max，如果同时使用折叠型PMOS和折叠型NMOS作为输入，输入电压范围是多少？